三星攻克 10nm 以下 DRAM 工艺

12 月 16 日，三星电子与三星先进技术研究院在 IEEE 国际电子器件会议上重磅宣布，成功研发出10nm 以下 DRAM 内存制造技术，为 AI、数据中心等高算力场景的存储需求突破提供了核心支撑，再度刷新行业技术天花板。

此次突破的核心在于创新的单元 - 外围电路（CoP）架构。不同于传统技术将外围晶体管置于存储单元下方的设计，三星采用存储单元堆叠在了你外围电路之上的全新方案，从根源上解决了传统架构中晶体管在高温堆叠过程中易损坏、性能衰减的行业痛点。

支撑这一架构落地的关键，是三星研发的高耐热非晶氧化物半导体晶体管。该晶体管基于非晶铟镓氧化物（InGaO）材料打造，可承受高达550℃的极端高温，配合 100nm 沟道长度的垂直通道设计，能完美适配单片 CoP DRAM 架构集成。测试数据显示，这款新型晶体管的漏极电流劣化程度极小，在长期老化测试中表现稳定，为 10nm 以下 DRAM 的高性能与高可靠性奠定了基础。

作为内存行业的技术引领者，三星此次突破进一步打破了 DRAM 制程微缩的物理限制。消息人士透露，该技术目前处于研究阶段，未来将正式应用于0a 类、0b 类 10nm 以下 DRAM 产品，届时有望实现存储容量、传输速率的双重飞跃，同时降低单位存储成本，为 AI 大模型训练、超算中心、高端移动设备等场景提供更强力的存储支持。

免责声明：
文章内容转自互联网，不代表本站赞同其观点；
如涉及内容、图片、版权等问题，请联系2644303206@qq.com我们将在第一时间删除内容！